芯片封装完整性- 封装打线强度试验 (Wire Bond Test)

芯片进行封装时，需利用金属线材，将芯片(Chip)及导线架(Lead Frame)做连接，由于封装时，可能有强度不足与污染的风险。此实验目的，即为藉由打线拉力(Wire Bond Ppull)与推力(Wire Bond Shear)来验证接合能力，确保其封装可抵抗外在应力。

CHINAISTI 苏试宜特能为您做什么？

可针对铝线、金线、铜线进行试验，线径3.0mil以下。

苏试宜特服务优势

参考规范

· MIL-STD-883 METHOD 2011.7

· JESD22-B116

· GJB 548B

· 设备

· 适用领域

· 厂牌：DAGE

· 型号：DAGE 4000 Puls

· 规格：推力最大可至200 kg; 拉力最大可至100 g

· 集成电路封装制程

案例分享